ITE1912 FPGA-Programmering - 10 stp

Dette faget gir studentene kunnskaper, verktøy og ferdigheter til å omforme hvilken som helst ide til en reelle digital logisk krets basert på FPGA plattform. I hele kurset skal studentene bruke ATRIX-7 FPGA brikken fra produsent Xilinx som befinner seg på NEXYS-4 brett for å utføre mange forskjellige digitale basisdesigner.

• Utvikler et visst design ved bruk av VHDL programmeringsspråk, simulerer for å kontrollere kretsens funksjonalitet ved bruk av VHDL testbench, skaper User Constraint File (UCF), syntetisere, iverksette og programmere designet på FPGA brikken for testing.
• Kombinasjonskretser, f. eks.: eksplisitt Booleansk funksjon, Komparator, Multiplekser, Prioritetsdekoder og Adder.
• Regelmessige sekvensielle kretser slik som: D-FFs, Teller og Shift-register.
• Uregelmessige sekvensielle kretser (Finite State Machines).
• Design I/O moduler, UART, PS2 tastatur.

Generell studiekompetanse eller realkompetanse + Matematikk R1+R2 og Fysikk 1 .

Søknadskode: 9391 for enkeltemner i ingeniørfag

Etter bestått emne skal studentene ha følgende læringsresultat:

Kunnskaper og forståelse:

     Kandidaten kan:

• Beskrive prinsippene for design og utvikling av FPGA baserte systemer.
• Beskrive hva FPGA er og hvordan den er forskjellig i forhold til andre tilsvarende teknologier som for eksempel ASIC.
• Beskrive hvordan man representerer tall og bokstaver, samt kjenne til grunnleggende operatorer, som f. eks. «or», «not» og «+», i VHDL programmeringsspråk.
• Forstå forskjellen mellom kombinatorisk og sekvensiell logikk.
• Forstå forskjellen mellom signal og variabler i VHDL programmeringsspråk.
• Forstå forskjellen mellom kombinatorisk og sekvensiell del i en tilstandsmaskin.
• Beskrive forskjellen mellom Moore og Mealy tilstandsmaskiner.
• Kjenne til prinsipper ved testing av digitale systemer.

Ferdigheter:

     Kandidaten kan:

• Bruke verktøy og programvare for digital design, f.eks. ISE-Xilinx og Model-Sim.
• Konvertere en gitt ide til en Booleansk funksjon/likning.
• Modellere kombinasjonskretser, som f. eks. komparatorer, multiplekser og addere, med VHDL programmeringsspråk.
• Modellere regelmessige sekvensielle kretser, som f. eks. D-FFs, tellere og shift-register, med VHDL programmeringsspråk.
• Modellere uregelmessige sekvensielle kretser (FSM), som f. eks. trafikklys og linjekoding i telekommunikasjon, med VHDL programmeringsspråk.
• Designe I/O moduler, slik som UART og PS2 tastatur.
• Anvende dataverktøy for å verifisere funksjonaliteten til et digitalt system.

Arbeidskrav

Følgende er hva som kreves for å kunne ha rett til slutteksamen:

• 7 av 7 laboratorierapporter må være godkjent
• 3 av 3 obligatoriske øvinger må være godkjent

Eksamen og vurdering

Det gis bokstavkarakterer fra A-F, der F er ikke-bestått. Det gis separate delkarakterer for eksamen og prosjektet underveis. Til slutt vil det gis en samlet karakter.

Vektingen av eksamenen og prosjekt er som følger:

• Prosjektoppgave leveres i grupper, teller 30% av totalkarakteren
• 3-timer individuell skriftlig eksamen, teller 70% av totalkarakteren

Tillatte hjelpemidler under skriftlig eksamen: Formelsamling uten egne notater og godkjent kalkulator med tomt minne.

Både prosjekt og eksamen må ha ståkarakter for å få karakter i emnet.

Kontinuasjons­eksamen Det gis kontinuasjonsadgang for studenter som ikke har bestått siste ordinære arrangerte skriftlige eksamen i dette emnet. Dersom prosjektoppgave er bestått trenger studentene bare å ta ny skoleeksamen. Det gis ikke kontinuasjonsadgang på prosjektet i emnet.

Eksamensdato er foreløpig og vil kunne bli endret. Endelig eksamensdato kunngjøres ved oppslag på det enkelte fakultet primo mai for vårsemesteret og primo november for høstsemesteret.